XC7Z100-2FFG900I - Sirkuit Terpadu, Dipasang, Sistem Dina Chip (SoC)

Arsitéktur SoC dasar

Arsitéktur sistem-on-chip has diwangun ku komponén-komponén ieu:
- Sahenteuna hiji mikrokontroler (MCU) atanapi mikroprosesor (MPU) atanapi prosesor sinyal digital (DSP), tapi tiasa aya sababaraha inti prosesor.
- Mémori bisa jadi hiji atawa leuwih tina RAM, ROM, EEPROM jeung memori flash.
- Osilator sareng sirkuit loop anu dikonci fase pikeun nyayogikeun sinyal pulsa waktos.
- Periferal diwangun ku counters na timers, sirkuit catu daya.
- Antarmuka pikeun standar konektipitas anu béda sapertos USB, FireWire, Ethernet, transceiver Asynchronous universal sareng antarmuka periferal séri, jsb.
- ADC / DAC pikeun konvérsi antara sinyal digital sareng analog.
- sirkuit pangaturan tegangan jeung régulator tegangan.
Watesan SoCs

Ayeuna, desain arsitéktur komunikasi SoC kawilang dewasa.Kaseueuran perusahaan chip nganggo arsitéktur SoC pikeun manufaktur chip na.Nanging, nalika aplikasi komersil teras-terasan ngudag ko-eksistensi sareng prediksi, jumlah inti anu diintegrasikeun kana chip bakal terus ningkat sareng arsitéktur SoC basis beus bakal janten sesah pikeun nyumponan tungtutan komputasi.Manifestasi utama ieu nyaéta
1. scalability goréng.Desain sistem soC dimimitian ku analisa syarat sistem, anu ngaidentipikasi modul dina sistem hardware.Supados sistem tiasa jalan leres, posisi unggal modul fisik dina SoC dina chip relatif tetep.Sakali rarancang fisik parantos réngsé, modifikasi kedah dilakukeun, anu sacara efektif tiasa janten prosés desain ulang.Di sisi anu sanésna, SoCs dumasar kana arsitéktur beus diwatesan dina jumlah inti prosésor anu tiasa diperpanjang ku aranjeunna kusabab mékanisme komunikasi arbitrase anu aya dina arsitektur beus, nyaéta ngan ukur sapasang inti prosesor anu tiasa komunikasi dina waktos anu sami.
2. Kalayan arsitéktur beus dumasar kana mékanisme ekslusif, unggal modul fungsional dina SoC ngan ukur tiasa komunikasi sareng modul-modul sanés dina sistem nalika parantos ngontrol beus.Sacara umum, nalika modul a acquires hak arbitrase beus pikeun komunikasi, modul sejenna dina sistem kudu antosan dugi beus téh haratis.
3. Masalah sinkronisasi jam tunggal.Struktur beus merlukeun sinkronisasi global, kumaha oge, salaku ukuran fitur prosés jadi leuwih leutik sarta leuwih leutik, frékuénsi operasi naék gancang, ngahontal 10GHz engké, dampak disababkeun ku reureuh sambungan bakal jadi serius sahingga teu mungkin keur mendesain tangkal jam global. , sarta alatan jaringan jam badag, konsumsi kakuatan na bakal ngeusian lolobana total konsumsi kakuatan chip.