XC2C256-7TQG144C QFP144 chip xilinx 1.8V Input-output kuantitas 118 FLASH PLD IC éléktronik

Atribut produk

Laporan Kasalahan Émbaran Produk

Témbongkeun Sarupa

Dokumén & Média

Klasifikasi Lingkungan & Ékspor

 Hiji alat logika programmable kompléks (CPLD) mangrupakeun alat logika jeung lengkep programmable AND / ATAWA arrays na macrocells.Macrocells mangrupikeun blok wangunan utama CPLD, anu ngandung operasi logika kompleks sareng logika pikeun ngalaksanakeun ekspresi bentuk normal disjunctive.AND / OR arrays sagemblengna reprogrammable sarta jawab nedunan rupa fungsi logika.Macrocells ogé tiasa dihartikeun salaku blok fungsional anu tanggung jawab pikeun ngalaksanakeun logika sequential atanapi kombinasi.

 Alat logika anu tiasa diprogram kompléks mangrupikeun produk anu inovatif dibandingkeun sareng alat logika samemehna sapertos arrays logic programmable (PLAs) sareng Programmable Array Logic (PAL).Alat logika baheula teu bisa diprogram, jadi logika diwangun ku ngagabungkeun sababaraha chip logika babarengan.A CPLD ngabogaan pajeulitna antara PALs jeung field-programmable gate arrays (FPGAs).Éta ogé gaduh fitur arsitéktur boh PAL sareng FPGA.Beda arsitéktur utama antara CPLD sareng FPGA nyaéta FPGA dumasar kana tabel lookup, sedengkeun CPLD dumasar kana gerbang laut.

Fitur umum tina CPLDs sareng FPGAs nyaéta duanana mibanda sajumlah ageung gerbang sareng dibekelan anu fleksibel pikeun logika.Sedengkeun fitur umum antara CPLDs na PALs kaasup memori konfigurasi non-volatile.CPLDs mangrupakeun pamimpin di pasar alat logika programmable, ngabogaan sababaraha mangpaat kawas programming canggih, béaya rendah, keur non-volatile sarta gampang ngagunakeun.

 Aalat logika programmable kompléks(CPLD) nyaetaalat logika programmablekalawan pajeulitna antara éta tinaPALsjeungFPGAs, jeung fitur arsitéktur duanana.Blok wangunan utama CPLD nyaéta amakrosél, nu ngandung logika ngalaksanakeunbentuk normal disjunctiveéksprési sareng operasi logika anu langkung khusus.

Fitur[édit]

Sababaraha fitur CPLD sami sarengPALs:

• memori konfigurasi non-volatile.Teu kawas loba FPGAs, hiji konfigurasi éksternalRomhenteu diperyogikeun, sareng CPLD tiasa langsung dianggo nalika sistem ngamimitian.
• Pikeun loba alat CPLD warisan, routing constrains lolobana blok logika boga sinyal input sarta output disambungkeun ka pin éksternal, ngurangan kasempetan pikeun neundeun kaayaan internal tur logika deeply layered.Ieu biasana sanés faktor pikeun CPLD anu langkung ageung sareng kulawarga produk CPLD anu langkung énggal.

fitur sejenna anu di umum kalawanFPGAs:

• Sajumlah ageung gerbang sayogi.CPLDs ilaharna mibanda sarimbag sarébu nepi ka puluhan rébuGerbang logika, ngamungkinkeun palaksanaan alat ngolah data moderately pajeulit.PAL ilaharna mibanda sababaraha ratus equivalents gate paling, bari FPGAs ilaharna rupa-rupa ti puluhan rébu nepi ka sababaraha juta.
• Sababaraha dibekelan pikeun logika leuwih fléksibel tijumlah-produkekspresi, kaasup jalur eupan balik pajeulit antara sél makro, jeung logika husus pikeun nerapkeun rupa-rupa fungsi nu ilahar dipaké, kayaninginteger aritmatika.

Beda anu paling katingali antara CPLD ageung sareng FPGA alit nyaéta ayana memori non-volatile on-chip dina CPLD, anu ngamungkinkeun CPLD dianggo pikeun "boot loader”, sateuacan nyerahkeun kontrol ka alat-alat sanés anu henteu gaduh panyimpenan program permanén sorangan.Conto anu saé nyaéta dimana CPLD dianggo pikeun ngamuat data konfigurasi pikeun FPGA tina mémori anu henteu volatile.^[1]

bédana[édit]

CPLD mangrupikeun léngkah évolusionér tina alat anu langkung alit anu sateuacanna,PLAs(mimiti dikirim kuSignétik), jeungPALs.Ieu dina gilirannana anu dimimitian kulogika bakuproduk, nu ditawarkeun euweuh programmability sarta dipaké pikeun ngawangun fungsi logika ku fisik wiring sababaraha chip logika baku (atawa ratusan di antarana) babarengan (biasana jeung wiring dina circuit board dicitak atawa papan, tapi kadang, hususna keur prototyping, ngagunakeunbungkus kawatwiring).

Beda utama antara arsitéktur alat FPGA sareng CPLD nyaéta CPLD dumasar kana internaltabél pilari-up(LUTs) bari FPGAs ngagunakeunblok logika.