XCF128XFTG64C Encapsulation BGA64 XL konfigurasi dénsitas luhur sareng alat panyimpenan

Atribut produk

Dokumén & Média

Klasifikasi Lingkungan & Ékspor

Xilinx ngenalkeun séri XC18V00 tina PROM konfigurasi anu tiasa diprogram dina sistem (gambar 1).Alat dina kulawarga 3.3V ieu kalebet 4-megabit, 2-megabit, 1-megabit, sareng PROM 512-kilobit anu nyayogikeun metodeu anu gampang, biaya-éféktif pikeun program ulang sareng nyimpen konfigurasi bitstream Xilinx FPGA.

Nalika FPGA aya dina modeu Master Serial, éta ngahasilkeun jam konfigurasi anu ngajalankeun PROM.A waktos aksés pondok sanggeus CE na OE diaktipkeun, data sadia dina PROM DATA (D0) pin nu disambungkeun ka pin FPGA DIN.Data anyar sadia dina waktu aksés pondok sanggeus unggal ujung jam naek.FPGA ngahasilkeun jumlah pulsa jam anu pas pikeun ngalengkepan konfigurasi.Nalika FPGA dina mode Serial Budak, PROM sareng FPGA di-clocked ku jam éksternal.

Nalika FPGA aya dina modeu Master Select MAP, FPGA ngahasilkeun jam konfigurasi anu ngajalankeun PROM.Nalika FPGA aya dina Slave Parallel or Slave Select MAP mode, osilator éksternal ngahasilkeun jam konfigurasi anu ngajalankeun PROM sareng FPGA.Saatos CE sareng OE diaktipkeun, data sayogi dina pin DATA PROM (D0-D7).Data anyar sadia dina waktu aksés pondok sanggeus unggal ujung jam naek.Data ieu clocked kana FPGA dina sisi rising handap tina CCLK.Osilator anu ngajalankeun bébas tiasa dianggo dina modeu Slave Parallel atanapi Slave Select MAP.

Sababaraha alat tiasa kaskade ku ngagunakeun kaluaran CEO pikeun ngajalankeun input CE tina alat di handap ieu.Input jam sareng kaluaran DATA sadaya PROM dina ranté ieu saling nyambungkeun.Sadaya alat cocog sareng tiasa kaskade sareng anggota kulawarga anu sanés atanapi sareng XC17V00 hiji-waktos kulawarga PROM serial anu tiasa diprogram.